有关AMD chiplet的一些思考( 四 )


最后的想法:超越环在我写这篇文章的时候 , 我想到了这种设计的未来可能会是什么 。在 x86 世界中 , AMD 率先推出了没有太多 IO 的 2D“CPU Chiplet” , 并且 AMD 正在推进其去年宣布的垂直 3D 堆叠 V-Cache 技术 。作为本文的一部分 , 我谈到了不同类型的网状互连 , 以及做一些创新需要中介层的事实 。好吧 , 考虑每个 CPU 小芯片和下面的另一个小芯片 , 作为有效的单硅中介层 , 仅用于核心到核心互连 。
有关AMD chiplet的一些思考
文章图片

文章图片
中介层可以在更大的工艺节点上 , 例如 65nm , 良率非常高 , 并将一些逻辑从核心小芯片移开 , 减小其尺寸或为更多创新留出更多空间 。这里的关键是数据和电源所需的过孔 , 但 AMD 在其需要中介层的 GPU 方面拥有丰富的经验 。或者 , 更进一步——中介层是为多个小芯片设计的 。如果 65 纳米高良率中介层很容易制作以安装两个或三个小芯片 , 那么只需将多个小芯片放在那里 , 这样它们就可以作为一个大的小芯片 , 在它们之间具有统一的缓存 。AMD 还表示 , 其 V-Cache 延迟仅随线长而增加 , 因此 IO 芯片任一侧的两个/三个/四个小芯片之间的中介层不会显着增加缓存延迟 。
有关AMD chiplet的一些思考
文章图片

文章图片
小芯片和tile的出现意味着随着半导体公司开始将他们的 IP 分解为单独的硅片 , 并且封装技术变得更便宜和更高产 , 我们将在开始成为瓶颈的领域看到更多创新 , 例如环互连 。附:AMD的chiplet 演讲PPT
有关AMD chiplet的一些思考
文章图片

文章图片
有关AMD chiplet的一些思考
文章图片

文章图片
【有关AMD chiplet的一些思考】
有关AMD chiplet的一些思考
文章图片

文章图片
有关AMD chiplet的一些思考
文章图片

文章图片
有关AMD chiplet的一些思考
文章图片

文章图片
有关AMD chiplet的一些思考
文章图片

文章图片
有关AMD chiplet的一些思考
文章图片

文章图片
有关AMD chiplet的一些思考
文章图片

文章图片
有关AMD chiplet的一些思考
文章图片

文章图片
有关AMD chiplet的一些思考
文章图片

文章图片
有关AMD chiplet的一些思考
文章图片

文章图片
有关AMD chiplet的一些思考
文章图片

文章图片
有关AMD chiplet的一些思考