intel公布pontevecchio计算加速卡细节 ISSCC2022国际固态电路会议期间

ISSCC2022国际固态电路会议期间， Intel不但公布了初代“矿卡”的细节，还深入介绍了PonteVecchio计算加速卡的情况。
PonteVecchio计算加速卡是基于XeHPC高性能计算架构的第一款产品，专门面向超级计算机，将在今年晚些时候按计划出货，首批供给美国能源部的超算“Aurora” 。
Intel此前曾经披露过，它使用了5种不同的制造工艺，内部封装多达47个芯片/单元(Tile) ，晶体管数量突破1000亿个。

文章图片

文章图片

根据最新资料， PonteVecchio整体面积达77.5×62.5＝4844平方毫米，多达4468个针脚，采用了特殊的空腔封装(CavityPackage) ，共有四个186平方毫米的空腔，共分为24层(11-2-11的布局) ，还有11个2.5D互连通道。
它通过Foveros、EMIB等先进封装技术，集成了总共多达63个Tile ，其中47个是功能性的，包括16个计算单元、8个RAMBO缓存单元、2个Foveros封装基础单元、8个HBM2E单元、2个Xe链路单元、11个EMIB互连单元，总面积2330平方毫米。
它们还负责提供内存控制器、FIVR、电源管理、16条PCIe5.0、CXL 。
另外还有16个Tile ，是专门是辅助散热的，总面积770平方毫米，合计达到了惊人的3100平方毫米。
为什么设置这么多散热Tile？因为整体功耗达到了恐怖的600W！

文章图片

文章图片

这是不同Tile布局的顶视图、侧视图。
蓝色的是核心计算单元，台积电N55nm工艺制造，每个集成8个Xe核心、4MB一级缓存。
位于计算单元中间的，是特殊的RAMBO缓存，可以称之为三级缓存， Intel7工艺制造(10nmESF) ，是一种专门针对高带宽优化的RAM缓存，每个TIle15MB ，合计120MB 。
承载它们的是基础单元(BaseTile) ，负责通信传输， Intel7工艺加Foveros封装，面积646平方毫米，共有17层。
基础单元和HBM2E高带宽内存、XeLink链路单元之间，则通过Co-EMIB来封装、通信，其中XeLink链路单元是台积电N77nm工艺，负责链接不同的PonteVecchioGPU 。

文章图片

文章图片

带宽方面，计算单元对外高达2.6TB/s ， RAMBO缓存对外则是1.3TB/s 。

文章图片

文章图片

PonteVecchio其实有两种功耗指标，风冷下最高450W ，水冷最高才是600W 。
【intel公布pontevecchio计算加速卡细节】风冷模式下，计算单元、RAMBO缓存、HBM内存、XeLink等不同部位的最高允许温度66-73℃不等，水冷模式下则是63-70℃ 。

文章图片

文章图片

文章图片

文章图片