高级封装将成为“芯”救世主？( 二 ) 来源：内容由半导体行业观察

在上一代摩尔定律中，集成度、成本、性能等多个因素最后都转换成了一个指标即特征尺寸，那么在高级封装领域有没有类似的单一代表性指标呢？我们认为，在高级封装领域，这个指标就是芯片间互联的间距。
随着芯片间互联间距的降低，芯片间的IO密度提升，同时芯片间通信的带宽也相应提升。在高级封装时代，由于主要的推动力和推动厂商来自于高性能计算领域，因此高级封装对于芯片系统性能带来的提升得到了更多关注。而如前所述， IO密度和通信带宽恰恰是高级封装给芯片系统带来性能提升的关键，而这样的性能提升都可以归结到芯片间互联的间距这个指标上。
除此之外，芯片间互联还将影响高级封装系统的集成度和集成颗粒度。AMD在今年的HOTCHIPS上的演讲中，提出了随着芯片间互联间距的减小，高级封装之间芯片堆叠的颗粒度也会越来越细，从之前的处理器核之间的堆叠，逐渐继续细化到IP和IP之间的堆叠，以及更进一步把单个IP拆到不同的堆叠芯片间，直至实现晶体管颗粒度的堆叠。这样的进一步细分可以拥有传统2D集成电路无法实现的能力（例如不同IP之间通过3D堆叠可以大大降低走线长度），从而最终实现传统2D电路无法实现的集成度。
【高级封装将成为“芯”救世主？】

文章图片

文章图片
而高级封装中芯片间互联间距的路线图， TSMC也在今年的HOTCHIPS上给出了规划，即满足互联密度每两年翻一倍。这样一来，高级封装的摩尔定律的所有要素都已经齐全：半导体芯片进化的方向，背后的经济学逻辑，关键指标，以及技术演进时间规律（两年翻一番）。我们认为，高级封装的摩尔定律将会在芯片集成度和性能方面慢慢获得更多的权重，最终实现和半导体器件特征尺寸的摩尔定律一起成为下一代半导体行业的演进规律。

文章图片

文章图片
高级封装的竞争格局
如前所述，目前高级封装的市场上，高性能计算处理器芯片厂商是主要的玩家，其中就包括了负责芯片、工艺和封装设计的Intel ，而另一方面AMD则和TSMC结成了联盟，共同开发高级封装技术以及相关的芯片设计。
目前， Intel和AMD+TSMC的技术路线基本都已经到了2.5D+3D混合系统集成的阶段。所谓的2.5D+3D混合集成，首先使用3D堆叠技术实现多个chiplet的纵向堆叠，之后再把多个经过纵向堆叠的chiplet再使用2.5D封装技术集成在一起。
AMD通过与TSMC合作，早在几年前就实现了基于2.5D封装的chiplet技术（Zepplin），而在今年早些时候更是发布了基于2.5D+3D混合系统集成的3D Chiplet技术，实现了大容量缓存和处理器芯片粒的3D+2.5D集成，其原型芯片在游戏等高性能应用中获得了显著的性能增益。TSMC无论是2.5D封装（InFO和CoWoS）还是3D堆叠技术（SOIC）都处于领先地位，而AMD通过与TSMC的深度合作可望也能实现芯片性能的领先地位。

文章图片

文章图片
Intel方面，其2.5D技术是EMIB ，通过把互联优化集中在芯片互联边缘处以优化成本，而其3D堆叠技术则是Foveros 。今年Intel也公布了其下一代混合2.5D+3D的芯片Ponte Vecchio ，通过集成近50个芯片粒，实现超1000亿晶体管的超高集成度。